Bit-Slicing FPGA Accelerator for Quantized Neural Networks

Les réseaux de neurones profonds (DNNs) deviennent l’état de la technique dans plusieurs domaines tels que la vision par ordinateur ou la reconnaissance de la parole. Cependant, l’utilisation des DNNs pour les applications embarquées est encore fortement limitée en raison de leur complexité et de l’énergie requise pour traiter de grands ensembles de données. Dans cet article, nous présentons l’architecture d’un accélérateur pour les réseaux de neurones quantifiés et son implémentation sur une carte Nallatech 385-A7 avec un FPGA AlteraStratix V GX A7. La conception de l’accélérateur s’articule autour du produit matrice-vecteur en tant que primitive clé et exploite le découpage en tranches pour extraire des performances maximales en utilisant une arithmétique de faible précision.